Список вопросов базы знаний

В режиме 0 осуществляется прямой двунаправленный ввод-вывод данных с сигналами их сопровождения:

В режиме 2 осуществляется двунаправленный асинхронный обмен через порт А:

Интерфейс МПИ - полудуплексный, асинхронный при передаче данных и синхронный при передаче адреса:

К основным элементам интерфейса относят протокол обмена, аппаратную часть и программное обеспечение:

Квитирование позволяет вести асинхронный обмен с учетом готовности абонента к передаче:

При записи нового УС1 все регистры портов сбрасываются:

При увеличении расстояний, на которые передаются данные, применяют преобразование последовательных данных в параллельные:

Сигнал RD отвечает за установку адаптера в исходное состояние:

Синхронные передачи могут быть только с внутренней синхронизацией:

Уровень интеграции ИС позволяет на одном кристалле объединить целый ряд устройств:

Шинные формирователи программируемы:

Шинные формирователи способны хранить данные:

D-триггер с динамическим входом C может работать как JK-триггер:

JK-триггер имеет два входа - установки в единицу (J) и установки в ноль (K):

JK-триггер срабатывает по фронту тактового сигнала:

S-триггером называют полупроводниковое устройство с двумя устойчивыми состояниями и двумя информационными входами S и R, которые при комбинации сигнала R • S = 1 принимают нулевое состояние:

Асинхронный RS-триггер на элементах ИЛИ-НЕ обозначается ТР:

Большим преимуществом триггеров и регистров перед другими типами микросхем с памятью является их максимально высокое быстродействие:

Для построения линии задержки цифровых сигналов триггеры соединяются параллельно:

Для формирования сигнала начального сброса используется простая RC-цепочка, причем конденсатор берется с большой емкостью:

Манчестерский код используется при передаче сигналов на большие расстояния:

Можно осуществить асинхронную установку D-триггера в единичное состояние подачей противоположных логических сигналов на соответствующие входы:

При помощи триггеров можно синхронизировать сигналы:

Триггеры R, S и E типов находят применение главным образом в устройствах управления цифровых систем:

Триггеры и регистры сохраняют свою память только до тех пор, пока на них подается напряжение питания:

Триггеры Шмитта представляют собой специфические логические элементы, специально рассчитанные на работу с входными аналоговыми сигналами:

Триггеры Шмитта рассчитаны на работу с выходными аналоговыми сигналами:

Базовый матричный кристалл - полностью заказная БИС/СБИС:

Базовый матричный кристалл - полузаказная БИС/СБИС, содержащая нескоммутированные схемные элементы:

В схемах на МОП-транзисторах в качестве базовой логической ячейки используют схемы "ИЛИ" или "И":

В схемах с программируемым выходным буфером обеспечивается возможность получения выходных функций только в инверсном виде:

Выходные буферы ПЛМ обеспечивают необходимую нагрузочную способность входов:

Для подсистемы автоматизированного проектирования ПЛМ и ПМЛ подготовка данных проводится с использованием входного языка таблиц или систем булевых уравнений:

Канальная архитектура характерна для КМОП БМК:

Матричная базовая ячейка - базовая ячейка внешней области БМК:

Матричная базовая ячейка - базовая ячейка внутренней области БМК, предназначенная для реализации на ее основе функциональных ячеек:

Основными параметрами ПЛМ являются число входов, число термов и число выходов:

При "разделении конъюнкторов" для двух смежных элементов "И" отводится некоторое количество конъюнкторов, которое может быть произвольно разделено между этими смежными элементами:

Программируемая матричная логика - микросхема для реализации системы переключательных функций, представленных в ДНФ и составляемых из единого набора конъюнктивных термов:

Расширение ПЛМ по входам возможно переносом избыточного числа аргументов на предварительный дешифратор:

Расширение числа входов ПЛМ связано с декомпозицией системы функций:

С помощью ПЛМ можно воспроизводить дизъюнктивные нормальные формы переключательных функций:

Async SRAM - синхронная статическая память:

DDR2 SDRAM использует передачу данных по обоим срезам тактового сигнала:

DDR4 SDRAM поддерживает частоты от 2133 до 4266 МГц:

DDR4 SDRAM поддерживает частоты только до 1600 МГц:

ESDRAM - по существу, SDRAM с небольшим количеством SRAM:

GDDR5 позволяет системе оперативно изменять скорость передачи вводимых и выводимых данных памяти в соответствии с рабочей нагрузкой:

GDDR5 построена на памяти DDR3:

Pipelined Burst SRAM - синхронная статическая память, оптимизированная под выполнение пакетных операций обмена: