Список вопросов базы знаний

Основой печатной платы служит диэлектрик

Особенностью материнских плат формата mini-ITX является наличие впаянного процессора

Пайка в печах является основным методом групповой пайки планарных компонентов

При состоянии системы G1 машина выключена, однако текущий системный контекст сохранен

Северный мост включает в себя контроллер шины PCI Express

Северный мост определяет параметры видеоадаптера

Стандарт ATX определяет геометрические размеры блока питания

Южный мост - системный контроллер чипсета на материнской плате, к которому подключен через Front Side Bus микропроцессор

Южный мост может поддерживать клавиатуру

Южный мост определяет параметры системной шины

Южный мост соединен с материнской платой через согласующий интерфейс и северный мост

Ввод/вывод по прерываниям характеризуется тем, что инициирование и управление ВВ осуществляется программой, выполняемой процессором, а внешние устройства играют сравнительно пассивную роль

Для машин, работающих в реальном времени, прерывание может допускаться на любом шаге выполнения команды

Запросы прерывания асинхронны по отношению к программе

Использование параллельной линии связи для обмена данными с внешними устройствами возлагает на контроллеры ВУ дополнительные по сравнению с контроллерами для последовательного обмена функции

Командные слова инициируют действия, не связанные непосредственно с передачей данных

Командой MOV DX, A1 записываем в DX номер порта A1

Обмен данными с ВУ по параллельным линиям связи используется в ЭВМ в тех случаях, когда не требуется высокой скорости обмена

Передний фронт стартового бита сигнализирует о завершении поступления передаваемой информации

При записи байта данных в буферный регистр обнуляется регистр состояния контроллера

При синхронной последовательной передаче между передатчиком и приемником должны быть протянуты минимум два провода

Производительность ВМ слабо зависит от характеристик процессора

Процессор компьютера, работающего в однопрограммном режиме, фактически большее время находится в режиме простоя, чем в режиме решения задач

Регистр, содержащий группу бит, к которой процессор обращается в операциях ВВ, образует порт ВВ

Результатом выявления активного запроса является формирование системного прерывания начального адреса прерывающей программы

С увеличением емкости проводников шины помехи уменьшаются

FC-1 описывает процесс 64b/66b кодирования

HIPPI представляет собой быстродействующий параллельный интерфейс, рассчитанный на пропускную способность 800 Мбит/с

PCI Express использует двунаправленную параллельную шину

SCSI - сетевая высокопроизводительная технология коммутации и мультиплексирования, основанная на передаче данных в виде ячеек фиксированного размера

Для снижения связи отдельных пар кабеля в кабелях UTP категории 5 и выше провода пары свиваются с одинаковым шагом

Если шина содержит n адресных линий, тогда процессор может использовать ее для обращения к 2n различным ячейкам памяти

Компьютерная шина PCI Express использует высокопроизводительный физический протокол, основанный на параллельной передаче данных

Компьютерные шины второго поколения разделяли компьютер на две части - процессор и память в одной и различные устройства в другой

Микросхемы ввода-вывода могут становиться задающим устройством при считывании информации из памяти и записи информации в память

Основное назначение шины Infiniband - межсерверные соединения

При топологии точка–точка трансмиттер одного устройства соединен с ресивером второго и наоборот

Сигналы управления могут задаваться только с помощью высокого уровня напряжения

Синхронная цифровая иерархия (SDH) - система передачи данных, основанная на синхронизации по времени передающего и принимающего устройства

Шина Fibre Channel поддерживает коммутируемую связную архитектуру

Шины третьего поколения похожи на компьютерные сети

АЛУ осуществляет операции над битами

Арифметической операцией АЛУ называют процедуру, осуществляющую построение сложного высказывания

Блоки в АЛУ могут работать параллельно

В "жестких" ПЛМ присутствует фиксированное число элементов И на входах элементов ИЛИ

В блоке управления формируются импульсы синхронизации ИС, координирующие взаимодействие всех блоков АЛУ

В микропрограммном устройстве АЛУ реализуется заданная последовательность микрокоманд

В схемах ПЛМ на МОП-транзисторах в качестве базовой логической ячейки используют неинвертирующие ИЛИ и И

Если число функций в системе N превосходит число выходов ПЛМ, несколько ПЛМ включаются последовательно

Заполнение буферной памяти команд производится в интервалы времени, когда шина данных процессора занята